如果TXC晶振在應(yīng)用在電路主板后功能不正?;蚋緹o法工作,請(qǐng)使用下面的清單確定可能的問題,請(qǐng)按照說明確定因素和可能的解決方案。
01:晶體無信號(hào)輸出
02:系統(tǒng)無法正常工作,因?yàn)榫w沒有足夠的輸出波形幅度。
03:由于頻率輸出的偏差超出極限,系統(tǒng)無法運(yùn)行。
04:頻率輸出僅為目標(biāo)頻率的三分之一。
05:頻率輸出是目標(biāo)頻率的三倍。
06:由于輸出波形幅度過大導(dǎo)致系統(tǒng)故障。
07:由于輸出波形而導(dǎo)致的系統(tǒng)故障或圖像在監(jiān)視器上顯示時(shí)被其他信號(hào)中斷。
08:電路的EMI高。
09:將晶體安裝在PCB上時(shí)不會(huì)振動(dòng)。
10:在PCB上進(jìn)行熱測(cè)試時(shí),晶體無法工作或頻率偏移。
11:晶體的頻率可拉性不足或頻率不對(duì)稱變化。
12:當(dāng)將晶體安裝在PCB上時(shí),頻率隨時(shí)間的分布范圍過大,或者頻率受雜散電容的影響很大。
01:晶體無信號(hào)輸出
1-1。
請(qǐng)使用示波器或頻率計(jì)數(shù)器測(cè)量晶體的兩個(gè)端子輸出的信號(hào)。如果沒有信號(hào)輸出,請(qǐng)按照步驟1-1至步驟1-4執(zhí)行檢查。如果晶體的外部端子(Xout)有信號(hào)輸出,而晶體內(nèi)部的端子(Xin)無信號(hào)輸出,請(qǐng)按照步驟1-5至步驟1-6檢查晶體。
1-2。
請(qǐng)卸載晶體,并測(cè)試其頻率和負(fù)載電容,以使用專業(yè)的測(cè)試機(jī)查看它們是否振動(dòng)并符合您的規(guī)格。您也可以將其發(fā)送給您的供應(yīng)商,讓他們?yōu)槟鷾y(cè)試。
1-3。
如果出現(xiàn)以下任何一種情況,晶體不振動(dòng),其負(fù)載電容不符合您的規(guī)格,或者電流頻率與目標(biāo)頻率之間存在巨大差距,請(qǐng)將該晶振發(fā)送給您的供應(yīng)商進(jìn)行質(zhì)量分析。如果頻率和負(fù)載電容符合您的規(guī)格,我們將需要進(jìn)行等效電路測(cè)試。
1-4。
等效電路測(cè)試
1-4-1。
通常,微處理器的振蕩電路來自如下的Colpitts電路:
圖1
Cd和Cg是外部負(fù)載電容,已內(nèi)置在芯片組中。(請(qǐng)參閱芯片組的規(guī)格)
Rf是200KΩ?1MΩ的反饋電阻。它通常內(nèi)置在芯片組中。
Rd是具有470Ω?1KΩ的極限電阻。該電阻對(duì)于普通電路不是必需的,而僅對(duì)于具有高電源的電路是必需的。
1-4-2。
穩(wěn)定的振蕩電路需要負(fù)電阻,并且其值至少應(yīng)為晶體電阻的五倍??梢詫懗蓔-R|>5Rr。
例如,要獲得穩(wěn)定的振蕩電路,當(dāng)晶體電阻值為40Ω時(shí),IC的負(fù)電阻值必須小于200Ω。
1-4-3。
“負(fù)阻力” 是評(píng)估振蕩電路質(zhì)量的準(zhǔn)繩。在某些情況下,例如老化,熱變化,電壓變化等,如果“ Q”的值,電路可能不會(huì)振蕩。低。因此,按照以下說明測(cè)量負(fù)電阻(-R)非常重要:
(1)將電阻(R)與晶體串聯(lián)連接
(2)從起始點(diǎn)到電阻調(diào)整R的值振蕩的停止點(diǎn)。
(3)在振蕩期間測(cè)量R的值。
(4)您將可以獲得負(fù)電阻值|| R ||。= R+Rr,Rr=晶體電阻。
PS連接電路的雜散電容可能會(huì)影響測(cè)量值。
1-4-4。
如果晶體的參數(shù)正常,但在振蕩電路中無法穩(wěn)定工作,則我們必須找出IC的電阻值是否太低而無法驅(qū)動(dòng)電路。如果是這樣,我們可以通過三種方法來改善這種情況:
降低外部電容(Cd和Cg)的值,并采用具有較低負(fù)載電容(CL)的其他晶體。
采用低電阻(Rr)的晶體。
使用Cd和Cg值不相等的設(shè)計(jì)。我們可以增加Cd(Xout)的負(fù)載電容,并減小Cg(Xin)的負(fù)載電容,以提高來自Xin的波形幅度輸出,該輸出將在其后端電路中使用。
1-5。
當(dāng)從Xout輸出信號(hào)但沒有從Xin輸出信號(hào)時(shí),則表示后電極后端電路的功耗非常大。我們可以在電路的輸出與其后電極之間添加一個(gè)緩沖器,以驅(qū)動(dòng)后端電路。
1-6。
除了上述1-5的方法外,您還可以按照步驟1-4-4中的三種方法進(jìn)行操作。如果您的問題無法解決,請(qǐng)聯(lián)系晶振或IC制造商的現(xiàn)場(chǎng)應(yīng)用工程師尋求進(jìn)一步的幫助。
02:系統(tǒng)無法正常工作,因?yàn)榫w沒有足夠的輸出波形幅度。
2-1。
請(qǐng)使用示波器或頻率計(jì)數(shù)器測(cè)量來自晶體兩個(gè)端子的信號(hào),如果頻率不在規(guī)格范圍內(nèi),并且其輸出波形幅度不足(例如,超過+/- 200ppm),請(qǐng)執(zhí)行以下步驟2-3至步驟2-5。
2-2。
電容與頻率的公式如下:
FL = FR *(1 + C1 / 2 *(C0 + CL))其中 |
該曲線表示電容變化隨頻率變化的變化(頻率可拉性):
如果頻率計(jì)數(shù)器測(cè)量的頻率高于目標(biāo)頻率,則應(yīng)增加電容值(CL或Cd和Cg)以降低頻率轉(zhuǎn)換為目標(biāo)頻率,反之亦然。
調(diào)整頻率后,請(qǐng)檢查波形幅度是否有所改善。如果得到改善,則說明電路的原始設(shè)計(jì)沒有調(diào)整到晶體的最佳諧振點(diǎn)。調(diào)整諧振點(diǎn)后,晶體應(yīng)能正常工作。
2-3。
如果即使頻率非常接近目標(biāo)頻率也沒有改善波形幅度,則可以使用以下三種方法來改善它:
方法1:降低外部電容(Cd和Cg)的值,并采用具有較低負(fù)載電容(CL)的晶體。
方法2:采用低電阻(Rr)的晶體。
方法3:使用Cd和Cg值不相等的設(shè)計(jì)。
我們可以增加Cd(Xout)的負(fù)載電容,并減小Cg(Xin)的負(fù)載電容,以提高將在其后端電路中使用的Xin的波形幅度輸出。
我們建議您使用上述方法來節(jié)省成本并確保安全。
2-4。
請(qǐng)使用頻率計(jì)數(shù)器測(cè)量晶體,以確保在提高波形幅度后,調(diào)整后的頻率仍符合原始規(guī)格。如果頻率不符合規(guī)格,請(qǐng)根據(jù)您的目標(biāo)頻率選擇具有合適CL值的晶體。
2-5。
如果頻率遠(yuǎn)高于目標(biāo)頻率,請(qǐng)選擇CL較低的晶體,反之亦然。
03:由于輸出頻率的高偏差,系統(tǒng)無法運(yùn)行。
3-1。
通過以下方法可以解決頻率輸出偏差超過極限的問題:
調(diào)整外部電容Cd和Cg的值。
如果通過頻率計(jì)數(shù)器測(cè)量的頻率高于目標(biāo)頻率,則應(yīng)增加外部電容CL(或Cd和Cg的值),以將頻率降低至目標(biāo)頻率,反之亦然。
采用具有不同電容值(CL)的晶體。
如果頻率遠(yuǎn)高于目標(biāo)頻率,則采用電容較低的晶體,反之亦然。
3-2。
使用正確的電容并將頻率調(diào)整為目標(biāo)值后,請(qǐng)使用示波器檢查波形幅度是否正常。如果由于增加了外部電容而導(dǎo)致波形幅度減小,請(qǐng)使用方法2來調(diào)整頻率(較低的外部電容并采用較低電容的晶體)。
04:頻率輸出僅為目標(biāo)頻率的三分之一.
4-1。
下面的曲線代表了晶體電阻的特性:
晶體具有各種振動(dòng)模式,例如基本振動(dòng),第三泛音,第五泛音等。當(dāng)應(yīng)用基本模式時(shí),晶振的電阻為最低,這意味著晶體最容易振蕩。當(dāng)應(yīng)用第三音頻模式時(shí),必須利用放大電路將基本模式的頻率反饋降低到小于第三音頻模式的程度。因此,如果頻率僅為目標(biāo)頻率的三分之一,則由于電路環(huán)境適合于基本模式而不是第三音調(diào)模式,因此應(yīng)檢查是否應(yīng)用了放大電路或其設(shè)置值是否合適。
4-2。
如果未應(yīng)用放大電路或其設(shè)置值不足夠,電路可能不會(huì)振蕩。
4-3。
基本模式和第三音調(diào)模式的應(yīng)用如下:
一個(gè)。基本模式的應(yīng)用 | b。第三音調(diào)模式的應(yīng)用 |
4-4。
下表顯示了不同頻率下第三音模式的L,C匹配值:
第三泛音頻率 | 大號(hào) | C |
25 Mhz?35 Mhz | 22小時(shí) | 220 pF |
35 Mhz?45 Mhz | 5.5小時(shí) | 690 pF |
45 Mhz?60 Mhz | 1小時(shí) | 1500 pF |
60兆赫?80兆赫 | 550牛頓 | 2200 pF |
80兆赫?100兆赫 | 220牛頓 | 4700 pF |
05:頻率輸出是目標(biāo)頻率的三倍
5-1。
此問題的機(jī)會(huì)相對(duì)較小。請(qǐng)確定由于放大電路,第三音調(diào)模式的頻率反饋是否大于基本模式的反饋。當(dāng)放大電路內(nèi)置在芯片組中時(shí),可能會(huì)發(fā)生此問題。要解決此問題,請(qǐng)采用三音模式晶體。
5-2。
此外,不適用于第三音調(diào)模式的放大電路設(shè)計(jì)也可能導(dǎo)致電路以第五音調(diào)模式振蕩或無法振蕩。
06:由于輸出波形幅度過大導(dǎo)致系統(tǒng)故障。
6-1。
請(qǐng)參考情況2的解決方法。請(qǐng)?jiān)黾佣俗覺in的電容,然后檢查波形幅度是否有所改善。
07:由于輸出波形而導(dǎo)致的系統(tǒng)故障或圖像在監(jiān)視器上顯示時(shí)被其他信號(hào)中斷。
7-1。
請(qǐng)使用Spectrum Analyzer機(jī)器確定中斷信號(hào)的頻率。我們可以根據(jù)頻率找出問題所在。
7-2。
如果它是來自電源的交流信號(hào),請(qǐng)檢查電源和信號(hào)兩地的狀態(tài)是否浮空。如果不是,請(qǐng)更改為浮動(dòng)。
7-3。
如果信號(hào)具有高頻,請(qǐng)使用以下方法:
以水晶殼為接地。
采用C0較小的晶體。
增加電路的外部電容Cd和Cg,并采用具有更高負(fù)載電容CL的晶體。
7-4。
如果上述方法不能解決您的問題,請(qǐng)檢查周圍電路和PCB布局。如果它們都正常,請(qǐng)要求IC制造商調(diào)查其芯片組設(shè)計(jì)對(duì)未知信號(hào)的反應(yīng)。改變周圍電路的設(shè)計(jì)只能緩解問題,而不能完全解決問題。通常。最好找出并解決芯片組設(shè)計(jì)問題。
08:電路的EMI過大
8-1。
該問題的解決方案與問題7相同。請(qǐng)參考步驟7-1至步驟7-4。
09:將晶體安裝在PCB上時(shí)不會(huì)振蕩。
9-1。
請(qǐng)使用示波器或頻率計(jì)數(shù)器測(cè)量來自晶體兩個(gè)端子的信號(hào)。請(qǐng)按照步驟9-1至9-4進(jìn)行測(cè)試。當(dāng)Xin有信號(hào)輸出但其波形幅度較小時(shí),請(qǐng)按照步驟2-1-2-5進(jìn)行測(cè)試。
9-2。
請(qǐng)卸載晶體,并測(cè)試其頻率和負(fù)載電容,以使用專業(yè)的測(cè)試機(jī)查看它們是否振動(dòng)并符合您的規(guī)格。您也可以將其發(fā)送給您的供應(yīng)商,讓他們?yōu)槟鷾y(cè)試。
9-3。
如果發(fā)生以下任何一種情況,例如,晶體不振動(dòng),其負(fù)載電容不符合您的規(guī)格,或者電流頻率與目標(biāo)頻率之間存在巨大差距,請(qǐng)將晶體發(fā)送至供應(yīng)商進(jìn)行質(zhì)量分析。
9-4。
如果頻率和負(fù)載電容符合您的規(guī)格,并且晶體通過了DLD測(cè)試,則我們需要進(jìn)行等效電路測(cè)試。請(qǐng)參考步驟1-4-1-6。
9-5。
如果晶體未通過DLD測(cè)試,請(qǐng)發(fā)送給您的供應(yīng)商進(jìn)行質(zhì)量分析以進(jìn)一步改進(jìn)。
10:在PCB上進(jìn)行熱測(cè)試時(shí),晶體不會(huì)振動(dòng)或頻率漂移。
10-1。
卸載晶體,并使用熱測(cè)試機(jī)測(cè)試其頻率和電阻,以查看其是否振蕩并符合規(guī)格。您也可以將其發(fā)送給晶體供應(yīng)商進(jìn)行測(cè)試。(熱測(cè)試點(diǎn)的間隔至少應(yīng)為10°/ 1測(cè)試點(diǎn))
10-2。
如果在工作溫度范圍內(nèi)其電阻和頻率超出規(guī)格,請(qǐng)將晶振發(fā)送給制造商進(jìn)行質(zhì)量分析和進(jìn)一步改進(jìn)。
10-3。
如果晶體通過熱測(cè)試,請(qǐng)檢查振蕩電路和其他元件的特性,例如其外部電容的溫度特性,芯片電路的溫度特性等。
11:晶體的頻率可拉性不足或頻率不對(duì)稱變化。
11-1。
如下所示,VCXO電路的電容與可拉性之間存在負(fù)相關(guān)關(guān)系,這意味著,當(dāng)電容減小時(shí),頻率牽引范圍(FL-Fr)會(huì)增大,反之亦然。/由于VCXO電路的電容是由壓敏電阻控制的,因此我們可以通過使用電容較小或調(diào)節(jié)范圍較大的壓敏電阻來擴(kuò)大拉頻范圍。
11-2。
除外部電路調(diào)整外,晶振參數(shù)的特性也會(huì)影響頻率牽引范圍。其參考參數(shù)是微調(diào)靈敏度(TS),C0/C1(r),C1,C0等。每個(gè)參數(shù)與頻率可拉性之間的關(guān)系如下:
C0→C1,C1→C0/C1(r),TS,可拉性
11-3。
如果拉頻范圍不足,我們也可以調(diào)整晶體的規(guī)格以達(dá)到目標(biāo)范圍。
11-4。
當(dāng)一側(cè)的拉力不夠大而另一側(cè)由于拉力范圍不對(duì)稱而太大時(shí),我們可以調(diào)整晶體的負(fù)載電容(CL)以達(dá)到對(duì)稱性,并且兩邊都足夠拉力。
12:如果晶體應(yīng)用在PCB上,容易獲得頻率的擴(kuò)展分布,并且頻率受雜散電容的影響很大。
12-1。
根據(jù)11-1所示的晶體拉力曲線,電容越小,對(duì)頻率變化的影響越大。如果頻率分布太寬,請(qǐng)遵循以下方法:
a。)增加電容Cd和Cg的值,并采用具有較大負(fù)載電容(CL)的晶體。
b。)對(duì)Cd和Cg使用更復(fù)雜的電容(電容變化很?。?。
c。)使用更精密的晶體(頻率變化很?。?。
方法(a)和方法(b)是有效的,并且可以節(jié)省更多成本。
12-2。
此外,如果由于PCB的雜散電容相對(duì)較大而無法改善頻率分布以滿足規(guī)格要求,則可能需要基于雜散電容源的新布局。